VHDLを使ってFPGA設計
ディジタル開発設計の勘どころ
検索オプション
ホーム
検索オプション
会社概要
サイトマップ
お問い合わせ
ホーム
検索
検索
検索オプション
PLD/FPGAの項目
FPGA開発
Xilinx ISEのダウンロード
ModelSim Xilinx Editionのダウンロード
ModelSim Xilinx Editionのインストール
ModelSim Xilinx Editionの使用法
VHDL
電源
FPGA関連用語
記事カテゴリ
VHDL
(109)
カメラの画像処理
(3)
デジタル回路設計
(2)
仕様
(1)
電源
(10)
FPGA用語
(71)
FPGA/PLD
(61)
PLC
(1)
サイトマップ
すべて
記事
コメント
トラックバック
静的ページ
リンク
アンケート
記事(258)
VHDL
(109)
while
type
vector
VHDLのindex
std_logic_arith
std_logic_signed
std_logic_unsigned
X(不定値)
downto
writeline(ライトライン)
write(ライト)
when
wait(ウェイト)
W
U
true(真)
then
textio
text(テキスト)
STD
return(リターン)
record(レコード)
read(リード)
range(レンジ)
procedule(プロシジャー)
package(パッケージ)
others
next
L
loop(ループ)
line
file
is
if
IEEE
H
function (ファンクション)
for
false
readline(リードライン)
exit
end
elsif
else
CONV_INTEGER
CONV_std_logic_vector
To_bit
To_stdlogic
To_bitvector
To_std_logic_vector
タイプ変換関数
タイプ変換
case(ケース)
attribute(アトリビュート)
定義済みのアトリビュート(attribute)
body
begin
array(アレイ)
all
Alias(エイリアス)
-(負)
+(正)
abs(絶対値)
数値演算子(単項演算子)
**(べき乗)
rem(リメイン)
mod(モデュレーション)
not(論理否定)
/(除算演算子)
*(乗算演算子)
-(減算演算子)
+(加算演算子)
数値演算子(2項演算子)
関係演算子
xor(排他的論理和)
nor(論理和の反転)
nand(論理積の反転)
or(論理和)
and(論理積)
論理演算子
configration(コンフィグレーション)
generic(ジェネリック)
map
use
library(ライブラリー)
process(プロセス文)
component(コンポーネント宣言)
time
Bit_vector
String
Character
Boolean
Bit
Real(浮動小数点)
Integer(整数タイプ)
std_logic_vector
std_logic
データ・タイプ
buffer(バッファ・ポート)
inout(双方向ポート)
out(出力ポート)
in(入力ポート)
port(ポート)
varlable(変数宣言)
signal(信号宣言)
constant(定数宣言)
architecture(アーキテクチャ)
コメント(COMMENT)
entity(エンティティ)
[Back to top]
カメラの画像処理
(3)
AF信号処理(2)ーフィルタ処理後の出力
ノイズ
AF信号処理
[Back to top]
デジタル回路設計
(2)
デジタル回路設計(デジィタル回路設計)
ダンピング抵抗
[Back to top]
仕様
(1)
開発仕様の重要性
[Back to top]
電源
(10)
電源項目
逆電圧型コンバータ(非絶縁型のスイッチングレギュレータ)
レギュレータの種類
ハーフブリッジコンバータ
プッシュプルコンバータ
SEPICコンバータ(非絶縁型のスイッチングレギュレータ)
フライバック形コンバータ(絶縁型スイッチングレギュレータ)
フォワード形コンバータ(絶縁型スイッチングレギュレータ)
昇圧コンバータ(非絶縁型のスイッチングレギュレータ)
降圧コンバータ(非絶縁型のスイッチングレギュレータ)
[Back to top]
FPGA用語
(71)
クロストーク・ノイズ
グランド・バウンス
活線挿抜
階層設計
オープン・ドレイン
オープン・コレクタ
オーバーシュート
オンチップ・レギュレータ
オンチップ・デバッグ
オシレータ
インピーダンス整合
インクリメント
アンダーシュート
アセンブラ
アクティブ・ロー
アクティブ・ハイ
VRAM
UITORN
UART
SystemC
SerDes
SRAM
SPI
SDR SDRAM
SATA
SAS
RTL
RSDS
RS-232C
ROM
RISC
PWM
POLコンバータ
PLL
PCI Express
NRE
mini-LVDS
LVDS
LVCMOS
LUT
JTAG
ISP
IIRフィルタ
I2Cバス
I/O電圧
I/Oバンク
FIRフィルタ
FIFO
DFT
DFT
FFT
EMI
EEPROM
Eclipse
EDIF
DVI
DSP
DRC
DMA
DDR SDRAM
Cコンパイラ
CRC
CPUコア
BIST
BGA
ASIC
ALU
AES
8B/10B符号化
FPGA用語
スリーステートバッファ
[Back to top]
FPGA/PLD
(61)
PLD/FPGAの項目
FPGA使用例5
FPGA使用例4
FPGA使用例3
FPGA使用例2
FPGA使用例1
VHDL設計
FPGA設計
デジタルシステム設計
アナログ回路設計
デジタル設計
PLD/FPGA
FPGAの特徴
CPLDの特徴
FPGAの電源回路
IPコア
開発ツール
論理シュミレータ
コンフィギュレーション
HDL
ModelSim Xilinx Editionの使用法
ModelSim Xilinx Editionのインストール
ModelSim Xilinx Editionの使用法-13
ModelSim Xilinx Editionの使用法-12
ModelSim Xilinx Editionの使用法-11
ModelSim Xilinx Editionの使用法-10
ModelSim Xilinx Editionの使用法-9
ModelSim Xilinx Editionの使用法-8
ModelSim Xilinx Editionの使用法-7
ModelSim Xilinx Editionの使用法-6
ModelSim Xilinx Editionの使用法-5
ModelSim Xilinx Editionの使用法-4
ModelSim Xilinx Editionの使用法-3
ModelSim Xilinx Editionの使用法-2
ModelSim Xilinx Editionの使用法-1
ModelSim Xilinx Editionのインストール-5
ModelSim Xilinx Editionのインストール-4
ModelSim Xilinx Editionのインストール-3
ModelSim Xilinx Editionのインストール-2
ModelSim Xilinx Editionのインストール-1
ModelSim Xilinx Editionのライセンス-3
ModelSim Xilinx Editionのライセンス-2
ModelSim Xilinx Editionのライセンス-1
Xilinx ISEの使用法-9
Xilinx ISEの使用法-8
Xilinx ISEの使用法-7
Xilinx ISEの使用法-6
Xilinx ISEの使用法-5
Xilinx ISEの使用法-4
Xilinx ISEの使用法-3
Xilinx ISEの使用法-2
Xilinx ISEの使用法-1
Xilinx ISEの使用法
ModelSim Xilinx Editionのダウンロード
Xilinx ISEのダウンロード-6
Xilinx ISEのダウンロード-5
Xilinx ISEのダウンロード-4
Xilinx ISEのダウンロード-3
Xilinx ISEのダウンロード-2
Xilinx ISEのダウンロード-1
Xilinx ISEのダウンロード
[Back to top]
PLC
(1)
シーケンサの機能
[Back to top]
コメント(0)
トラックバック(0)
静的ページ(3)
会社概要
目的
お問い合わせ
[Back to top]
リンク
(2)
Geeklogサイト
(2)
Geeklog Project Homepage
Geeklog Japanese
[Back to top]
アンケート
(2)
Tell us your opinion about Geeklog
Geeklogに関する意見をどうぞ
[Back to top]
掲示板
(0)
ファイル管理
(0)
Sample Category
(0)